

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 07-056190

(43)Date of publication of application : 03.03.1995

(51)Int.Cl.

G02F 1/136

G02F 1/1333

H01L 29/786

H01L 21/336

(21)Application number : 05-200862

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 12.08.1993


(72)Inventor : MATSUO MINORU

(54) THIN-FILM TRANSISTOR AND ITS PRODUCTION

(57)Abstract:

PURPOSE: To make it possible to improve the shape of fine contact holes, to obtain good contact characteristics and to facilitate fine processing by opening the contact holes in drain parts and forming pixel electrodes.

CONSTITUTION: Source wirings are formed via a first interlayer insulating film 8 in the upper part of the gate wirings of thin-film transistors(TFTs) and a second interlayer insulating film 11 is formed in the upper part of the source wirings. A third interlayer insulating film 13 is formed in the upper part of the second interlayer insulating film 11 and the pixel electrodes are formed in the upper part of the third interlayer insulating film 12. The contact between the pixel electrodes and the drain parts 5 of the TFTs is obtd. by using the contact holes 13 formed which the third interlayer insulating film 12 is isotropically etched and the second interlayer insulating film 11 is anisotropically etched. The second interlayer insulating film 11 is an org. thin film and the third interlayer insulating film 12 is an inorg. thin film. Then, the shapes of the fine contact holes 9 formed in the polyimide film 11 are improved and the good contact characteristics are obtd.



LEGAL STATUS

[Date of request for examination]

10.08.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3309509

[Date of registration]

24.05.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-56190

(43) 公開日 平成7年(1995)3月3日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	5 0 0	9119-2K		
1/1333	5 0 5	9225-2K		
H 0 1 L 29/786		9056-4M	H 0 1 L 29/ 78	3 1 1 P
		9056-4M		3 1 1 N

審査請求 未請求 請求項の数4 O L (全 4 頁) 最終頁に続く

(21) 出願番号 特願平5-200862

(22) 出願日 平成5年(1993)8月12日

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72) 発明者 松尾 稔

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内


(74) 代理人 弁理士 鈴木 喜三郎 (外1名)

(54) 【発明の名称】 薄膜トランジスタおよびその製造方法

(57) 【要約】

【構成】 薄膜トランジスタのゲート配線・ソース配線・画素電極が絶縁膜を介して各々異なる層に形成され、ソース配線の上部に第二および第三の層間絶縁膜が形成され、前記の第三の層間絶縁膜が等方的にエッチングされ、第二の層間絶縁膜が異方的にエッチングされて薄膜トランジスタのドレイン部にコンタクトホールが開口され、薄膜トランジスタのドレイン部に画素電極が形成される。

【効果】 微細なコンタクトホールの形状が改善され、良好なコンタクト特性を得ることが可能であると同時に、R I Eを用いての画素電極の微細加工が容易になる。



【特許請求の範囲】

【請求項1】 アクティブマトリックス液晶表示装置に用いられる薄膜トランジスタにおいて、前記の薄膜トランジスタのゲート配線の一部に第一の層間絶縁膜を介してソース配線が形成され、前記のソース配線の一部に第二の層間絶縁膜が形成され、前記の第二の層間絶縁膜の一部に第三の層間絶縁膜が形成され、前記の第三の層間絶縁膜の一部に画素電極が形成されており、前記の第三の層間絶縁膜が等方的にエッチングされ、第二の層間絶縁膜が異方的にエッチングされたコンタクトホールを用いて前記の画素電極と薄膜トランジスタのドレイン部のコンタクトが為されていることを特徴とする薄膜トランジスタおよびその製造方法。

【請求項2】 前記の第二の層間絶縁膜が有機薄膜であり、前記の第三の層間絶縁膜が無機薄膜であることを特徴とする請求項1に記載の薄膜トランジスタおよびその製造方法。

【請求項3】 アクティブマトリックス液晶表示装置に用いられる薄膜トランジスタにおいて、絶縁基板ないしは絶縁膜上に多結晶シリコン層が形成されパターンニングされる工程と、次に前記の多結晶シリコン層の一部にゲート絶縁膜が形成される工程と、次にゲート電極が形成される工程と、前記のゲート電極上に第一の層間絶縁膜が形成される工程と、次に薄膜トランジスタのソース・ドレイン部に反応性イオンエッチングを用いて微細なコンタクトホールを開口する工程と、次にソース配線を形成する工程と、次に前記のソース配線の一部に第二および第三の層間絶縁膜が形成される工程と、次に前記の第三の層間絶縁膜を等方的にエッチングし、第二の層間絶縁膜を異方的にエッチングして薄膜トランジスタのドレイン部にコンタクトホールを開口する工程と、次に薄膜トランジスタのドレイン部に画素電極が堆積され、反応性イオンエッチングを用いてパターンニングすることを特徴とする薄膜トランジスタおよびその製造方法。

【請求項4】 前記の第二の層間絶縁膜が有機薄膜であり、前記の第三の層間絶縁膜が無機薄膜であることを特徴とする請求項3に記載の薄膜トランジスタおよびその製造方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、アクティブマトリックス液晶表示装置に用いられる薄膜トランジスタおよびその製造方法に関する。

【0002】

【従来の技術】 薄膜トランジスタを用いたアクティブマトリックス型液晶表示装置は、近年ますます高精細化が進行している。高精細で良好な表示品質の液晶表示装置を得るためには、薄膜トランジスタの微細化と同時に薄膜トランジスタのソース配線、ゲート配線を埋め込むことが有効である。配線を埋め込むために有機薄膜を用い

た例としては、有機薄膜にポリイミド膜を用いた例として反射型アクティブマトリックス液晶表示装置においては、特開昭57-20779や特公平1-35351などがある。また透過型アクティブマトリックス液晶表示装置においては、特開平2-207222がある。有機薄膜としてポリイミド膜を用いる理由は、ポリイミド膜の比誘電率が小さく、また厚く形成することが容易であるため、アクティブマトリックス液晶表示装置の層間絶縁膜として好適であるからである。また反応性イオンエッチング(RIE)などを用いてポリイミド膜に微細なコンタクトホールを形成することが可能であるが、ポリイミド膜の膜厚が厚くなるとコンタクトホールのアスペクト比が大きくなり、良好なコンタクトを得ることが困難になる。また高精細な液晶表示装置を達成するには、配線を埋め込むだけでなく、画素電極の微細化も必要となるが、ポリイミド膜上の画素電極の微細加工をRIEで行うには、ポリイミド膜へのダメージが問題となる。

【0003】

【発明が解決しようとする課題】 アクティブマトリックス液晶表示装置に用いられる薄膜トランジスタにおいて、層間絶縁膜にポリイミドを用いた場合に問題となるポリイミド膜に形成される微細なコンタクトホールの形状を改善し、良好なコンタクト特性を得ると同時にポリイミド膜上の画素電極をRIEなどにより微細加工できる構造と製造方法を考案する。

【0004】

【課題を解決するための手段】 絶縁基板ないしは絶縁膜上に多結晶シリコン層が形成されパターンニングされる工程と、次に前記の多結晶シリコン層の一部にゲート絶縁膜が形成される工程と、次にゲート電極が形成される工程と、前記のゲート電極上に第一の層間絶縁膜が形成される工程と、次に薄膜トランジスタのソース・ドレイン部にコンタクトホールを開口する工程と、次にソース配線を形成する工程と、次に前記のソース配線の一部に第二および第三の層間絶縁膜が形成される工程と、次に前記の第三の層間絶縁膜を等方的にエッチングし、第二の層間絶縁膜を異方的にエッチングして薄膜トランジスタのドレイン部にコンタクトホールを開口する工程と、次に薄膜トランジスタのドレイン部に画素電極が形成されることを特徴とする。

【0005】

【実施例】 以下に、本発明の一実施例を図1、図2および図3を用いて説明する。図1は本発明の薄膜トランジスタおよびその製造方法の一実施例の平面図である。図1において、ゲート配線1およびソース配線2、画素電極3は各々異なる平面に形成されており、画素電極3は、ゲート配線1およびソース配線2と部分的に重なっている。図2は図1におけるA-A'部の断面を示した図である。薄膜トランジスタのチャネルとなる多結晶シリコン膜4、ソース・ドレイン領域5、ゲート絶縁膜

6、ゲート絶縁膜上に形成されたゲート電極7、前記のゲート電極7上にシリコン酸化膜やシリコン窒化膜で形成された第一の層間絶縁膜8、第一の層間絶縁膜8およびゲート絶縁膜6にR I Eを用いて形成された微細なコンタクトホール9、Alなどの金属を用いて形成されたソース電極10、第二の層間絶縁膜であるポリイミド膜11、シリコン酸化膜やシリコン窒化膜、酸化タンタルなどを用いて形成された第三の層間絶縁膜12、R I Eを用いて第二の層間絶縁膜11および第三の層間絶縁膜12に開口された微細なコンタクトホール13、インジウム錫酸化物(I T O) 14などで形成された画素電極を示す。次に本発明の薄膜トランジスタおよびその製造方法の一実施例を図3(a)から(d)の工程図を用いて説明する。先ず図3(a)に示すようにガラスや石英などの透明な絶縁基板に多結晶シリコン膜4を500Åから1000Å程度の厚さで堆積し、パターンニングする。前記の絶縁基板の純度が低く、重金属などが多結晶シリコン膜に拡散する危険性がある場合には、多結晶シリコン膜4を堆積する前にシリコン酸化膜を絶縁基板上に堆積すればよい。次にシリコン酸化膜を1200Åの厚さで堆積しゲート絶縁膜6を形成するか、あるいは前記の多結晶シリコン膜4を熱酸化させてゲート絶縁膜を形成する。次にゲート電極7を形成し、イオン注入法を用いてソース・ドレイン領域5を形成する。前記ゲート電極としては、燐を含む多結晶シリコンや、Cr、Ta、Alなどの金属、MoSi₂などの珪化物などが用いられる。また前記ゲート電極の膜厚は特に限定されず、薄膜トランジスタのソース・ドレイン領域5に打ち込まれる不純物イオンを阻止する為に十分な厚さであればよい。例えば、前記ゲート電極に多結晶シリコンを用いた場合の膜厚は、3500Å以上あれば、100keVで打ち込まれる燐イオンを十分阻止できる。次に図3(b)に示すように、シリコン酸化膜を5000Åの厚さで堆積し第一の層間絶縁膜8を形成する。ソース・ドレイン領域にR I Eを用いて異方性のエッチング条件で2×2μmサイズの微細なコンタクトホール9を開いた後、Alにてソース電極配線10を行なう。前記の異方性のエッチング条件の一例として、エッチングガスにCHF₃を用い、ガス流量20sccm、反応圧力10Pa、rf出力1kWの条件を用いることができる。次に図3(c)に示すように第二の層間絶縁膜としてポリイミド膜11を硬化後の膜厚で1μmとなるようにスピンコーターを用いて塗布し、300℃で熱硬化させる。ポリイミド膜は、液晶表示装置用に十分な透光性や耐薬品性を保証できるものであれば、特に限定されない。次にシリコン酸化膜を2000Åの厚さでプラズマCVD法やスパッタ等を用いて堆積し第三の層間絶縁膜12を形成する。前記のシリコン酸化膜はポリイミドの耐熱性を考慮して、300℃以下で形成することが好ましい。

また、前記のシリコン酸化膜以外には、シリコン窒化膜や酸化タンタルを用いることが可能である。次にレジストをマスクとして、第三の層間絶縁膜12にコンタクトを開ける。前記の第三の層間絶縁膜12のコンタクトエッチングは、R I Eなどを用いた場合にコンタクトにテーパーがつく等方性のエッチング条件を用いるか、HFを用いてのウェットエッチングを行う。次に図3(d)に示すように、第三の層間絶縁膜12をマスクとして、前記のポリイミド膜11をR I Eを用いて異方性エッチング条件でエッチングを行い、コンタクト13を開く。前記のポリイミド膜11のエッチング条件の一例としては、エッチングガスにO₂を用い、ガス流量20sccm、反応圧力13Pa、rf出力1kWの条件をもちいることができる。前記のポリイミド膜11のエッチングにおいて、第一の層間絶縁膜のコンタクトホール9のエッジ部がイオン衝撃効果により面取りされるため、コンタクト形状は更に改善される。最後にインジウム錫酸化物(I T O) 14を1600Åの厚さとなるようにスパッタ法で堆積し、R I Eを用いてパターンニングする。

【0006】

【発明の効果】本発明により、以下の効果がある。

【0007】(1)、ポリイミド膜に形成された微細なコンタクトホールの形状が改善され、良好なコンタクト特性を得ることが可能になった。

【0008】(2)、ポリイミド膜上に形成された画素電極をR I Eを用いて微細加工することが容易になり、高精細な液晶表示装置が実現可能となった。

【図面の簡単な説明】

【図1】 本発明の一実施例を示す平面図である。


【図2】 図1におけるA-A'部の断面を示す断面図である。

【図3】 本発明の一実施例を示す工程図である。


【符号の説明】

1. ゲート配線
2. ソース配線
3. 画素電極
4. 多結晶シリコン膜
5. ソース・ドレイン領域
6. ゲート絶縁膜
7. ゲート電極
8. 第一の層間絶縁膜
9. コンタクトホール
10. ソース電極配線
11. ポリイミド膜
12. 第三の層間絶縁膜
13. コンタクトホール
14. インジウム錫酸化物





【図1】



【図2】



【図3】



フロントページの続き

(51)Int.Cl.⁶
H01L 21/336

識別記号

庁内整理番号

F I

技術表示箇所

THIS PAGE BLANK (USPTO)